UNEFA

 

 

 

 

Profesor: Ingeniero Camilo Duque.

Cátedra: Sistemas Digitales II.

Integrantes: Juan José Castillo Fernández.

                     Franklin Gilberto Leiva Orellana.

Témino y sección: IX “A”.

 

 

PIC 16C745.

 

En la actualidad la conexión USB posee una alta velocidad y mejor eficiencia en la transmisión serial, debido a esto la mayoría de los equipos actuales poseen este tipo de transmisión y este microcontrolador tiene la propiedad de transmitir otros estándares de comunicación como el USART aparte del USB, y además de conocer internamente cómo funciona el mismo.

 

Estudio del microcontrolador.

 

Fabricante:

 

 

Características clave:

 

• Usa un CPU tipo RISC de tan solo 35 palabras de instrucciones.
• Capacidad de interrupción (hasta 12 fuentes de interrupciones internas y externas).
• Modos de direcciones directo, indirecto y relativo.
• Código programable de protección.
• Modo “dormir” para no gastar potencia.
• Opciones de selección de osciladores:

Ø       EC: Reloj externo (24 MHz).

Ø       E4: Reloj externo con PLL (6 MHz).

Ø       HS: Resonador/cristal (24 MHz).

Ø       H4: Resonador/cristal con PLL (6 MHz).

• Programador serial dentro del circuito.
• Tecnología CMOS.
• Conexión para puerto USB 1.1con 64 bytes de puerto dual RAM.
• 22 pines de entradas/salidas
• Comunicación Serial: USB, USART/SCI
• Convertidor A/D de 5 canales y 8 bit de resolución.
• 256 bytes de datos.

 

Distribuciones de pines:

 

Su diagrama de pines es el siguiente:

 

 

 

 

 

 

 

 

 

Nombre	Función	Tipo de entrada	Tipo de salida	Descripción
/MCLR* / VPP	/MCLR*	ST	-	Clear Maestro
	VPP	Fuente	-	Voltaje de programación
OSC1 / CLKIN	OSCI1	Xtal	-	Resonador / Cristal
	CLKIN	ST	-	Entrada de reloj externo
OSC2 / CLKOUT	OSC2	-	Xtal	Resonadr / Cristal
	CLKOUT	-	CMOS	Salida de reloj interno (fint / 4)
RA0 / AN0	RA0	ST	CMOS	Entrada / Salida Bidireccional
	AN0	AN	-	Entrada A/D
RA1 / AN1	RA1	ST	CMOS	Entrada / Salida Bidireccional
	AN1	AN	-	Entrada A/D
RA2 / AN2	RA2	ST	CMOS	Entrada / Salida Bidireccional
	AN2	AN	-	Entrada A/D
RA3 / AN3 / Vref	RA3	ST	CMOS	Entrada / Salida Bidireccional
	AN3	AN	-	Entrada A/D
	Vref	AN	-	Referencia positiva A/D.
RA4 / T0CLK	RA4	ST	OD	Entrada / Salida Bidireccional
	T0CLK	ST	-	Entrada de reloj de temporizador 0
RA5 / AN4	RA5	ST		Entrada / Salida Bidireccional
	AN4	AN	-	Entrada A/D
RB0 / INT	RB0	TTL	CMOS	Entrada / Salida Bidireccional **
	INT	ST	-	Interruptor
RB1	RB1	TTL	CMOS	Entrada / Salida Bidireccional **
RB2	RB2	TTL	CMOS	Entrada / Salida Bidireccional **
RB3	RB3	TTL	CMOS	Entrada / Salida Bidireccional **
RB4	RB4	TTL	CMOS	Entrada / Salida Bidireccional con cambio de interrupción de encendido **
RB5	RB5	TTL	CMOS	Entrada / Salida Bidireccional con cambio de interrupción de encendido **
RB6 / ICSPC	RB6	TTL	CMOS	Entrada / Salida Bidireccional con cambio de interrupción de encendido**
	ICSPC	ST		Entrada de reloj de programación serial
RB7 / ICSPD	RB7	TTL	CMOS	Entrada / Salida Bidireccional con cambio de interrupción de encendido**
	ICSPD	ST	CMOS	Entrada / Salida  de dato para programación serial
RC0 / T1OSO / T1CKL	RC0	ST	CMOS	Entrada / Salida bidireccional
	T1OSO	-	Xtal	Salida Oscilador T1
	T1CKL	ST	-	Entrada reloj T1
RC1 / T1OSI / CCP2 (1)	RC1	ST	CMOS	Entrada / Salida bidireccional
	T1OSI	-	Xtal	Entrada Oscilador T1
	CCP2			Entrada de captura / Salida de comparación / Salida PWM 2
RC2 / CCP1	RC2	ST	CMOS	Entrada / Salida bidireccional
	CCP1			Entrada de captura / Salida de comparación / Salida PWM 1
VUSB	VUSB		Fuente	Voltaje de salida del Regulador
D-	D-	USB	USB	Bus USB diferencial
D+	D+	USB	USB	Bus USB diferencial
RC6 / TX / CK	RC6	ST	CMOS	Entrada / Salida bidireccional
	TX	-	CMOS	Transmisor asíncrono USART
	CK	ST	CMOS	Reloj de entrada Esclavo / Salida Maestro USART
RC7 / RX / DT	RC7	ST	CMOS	Entrada / Salida bidireccional
	RX	ST	-	Receptor asíncrono USART
	DT	ST	CMOS	Entrada / Salida Dato USART
VDD	VDD	Fuente	-	Fuente de alimentación
VSS	VSS	Fuente	-	Tierra

 

Leyenda: ST: Schmitt  Trigger.

                OD: Drenador Abierto.

 

Notas: * Se activa con lógica inversa.

            ** Levantamiento débil.

 

Características Eléctricas:

 

• Temperatura ambiente bajo funcionamiento: -55 ^oC a 125 ^oC.
• Temperatura de almacenamiento: -65 ^oC a 150 ^oC.
• Voltaje de cada pin con respecto a Vss (Excepto V_DD, /MCLR, y RA4): -0.3 V a (V_DD + 0.3 V).
• Voltaje de V_DD con respecto a Vss: -0.3 V a 7.5 V.
• Voltaje de /MCLR con respecto a Vss: -0.3 V a 13.25 V.
• Voltaje de RA4 con respecto a Vss: -0.3 V a 10.5 V.
• Potencia de disipación total: 1 W.
• Máxima corriente de salida en el pin de Vss: 300 mA.
• Máxima corriente en la entrada del pin de V_DD: 250 mA.
• Máxima corriente de salida que surte por cada pin de entrada/salida: 25 mA.

 

Características DC:

 

 

Simbología	Característica	Mínimo	Típico	Máximo	Unidad	Condiciones
VDD	Voltaje de alimentación	4.35	-	5.25	V	Ver figura 1.
VDR	Voltaje de retención del dato RAM	-	1.5	-	V
VPOR	Voltaje VDD de comienzo para asegurar la señal de encendido del Reset	-	Vss	-	V
SVDD	Tiempo de subida VDD	0.05 TBD	- -	- -	V/ms V/ms	PWRT activo PWRT inactivo
VBOR	Reset Brown-out	3.65	-	4.35	V	Siempre está activo
IDD	Corriente de alimentación	- -	14 18	16 20	mA mA	VDD = 4.35 V VDD = 5.25 V
IPD	Corriente de apagado	- -	90 100	120 140	μA μA	VDD = 4.35 V VDD = 5.25 V
ΔIWDT   ΔIUSB   ΔPLL	Diferencia de módulo de corriente   Temporizador de perro guardián Modo no suspendido Lazo cerrado de fase	-   -   -	6   40   1.5	20   180   3	μA   μA   mA	WDTE bit activo, VDD = 4.35 V
Fosc	Frecuencia de operación del oscilador. HS H4 EC E4	24 6 24 6	- - - -	24 6 24 6	MHz MHz MHz MHz	Para todas las temperaturas

 

 

 

 

 

 

Simbología	Característica	Mínimo	Típico	Máximo	Unidad	Condiciones
ViL	Voltaje bajo de entrada   Puertos de entrada/salida   Con buffer TTL   Con buffer Schmitt Trigger   /MCLR, OSC1 (en modo EC,E4)   OSC1 (En modo HS, H4)	Vss   Vss     Vss     Vss	-     -   -     -     -	0.8   0.2 VDD     0.2 VDD     0.3 VDD	V   V     V     V	Para todo el rango de VDD
ViH	Voltaje bajo de entrada   Puertos de entrada/salida   Con buffer TTL   Con buffer Schmitt Trigger   /MCLR    OSC1 (en modo EC,E4)   OSC1 (En modo HS, H4)	2   0.8 VDD     0.8 VDD   0.7 VDD     0.9 VDD	-     -   -     -     -	VDD   VDD     VDD     VDD	V   V     V     V	Para todo el rango de VDD
IIL	Corriente de fuga de entrada   Puertos de entrada/salida   /MCLR, RA4/T0CKI    OSC1	-     -     -	-     -     -	±1     ±5     ±5	μA     μA     μA	Vss ≤ VPIN ≤ VDD, Pin en alta impedancia Vss ≤ VPIN ≤ VDD     Vss ≤ VPIN ≤ VDD, Modo HS
AVIH     AVOH     AVIL     AVIH	Entrada D+ Entrada D-   Entrada D+ Entrada D-   Entrada D+ Entrada D-   Entrada D+ Entrada D-	2.4 2.4   2.8 2.8   - -   - -	- -   - -   - -   - -	- -   3.6 3.6   0.8 0.8   0.3 0.3	V V   V V   V V   V V	VDD = 4.35 con USB suspendido

 

Simbología	Característica	Mínimo	Típico	Máximo	Unidad	Condiciones
VOL	Voltaje de salida Bajo   Puertos de entrada / salida   OSC2 / CLKOUT (EC, E4)	-     -	-     -	0.6     0.6	V     V	IOL = 8.5 mA, VDD = 4.35 V   IOL = 16 mA, VDD = 4.35 V
VOH	Voltaje de salida Bajo   Puertos de entrada / salida   OSC2 / CLKOUT (EC, E4)	VDD – 0.7     VDD – 0.7	-     -	-     -	V     V	IOH = -3 mA, VDD = 4.35 V   IOL = -1.3 mA, VDD = 4.35 V
VOD	Voltaje drenador abierto	-	-	10.5	V	Pin RA4

 

 

Requerimientos externos del tiempo del reloj.

 

Simbología	Característica	Mínimo	Típico	Máximo	Unidad	Condiciones
Fosc	Frecuencia externa  CLKIN	24 6	- -	24 6	MHz MHz	Modo EC Modo E4
	Frecuencia Oscilador	24 6	- -	24 6	MHz MHz	Modo HS Modo H4
Tosc	Frecuencia externa  CLKIN	41 167	- -	41 167	ns ns	Modo EC Modo E4
	Frecuencia Oscilador	41 167	- -	41 167	ns ns	Modo HS Modo H4
TCY	Tiempo de ciclo para instrucciones	167	-	DC	ns	TCY = 4/FINT
TOSL TOSH	Reloj Externo (OSC1) tiempo Alto o bajo	10	-	-	ns	Oscilador EC
TOSR TOSF	Reloj Externo (OSC1) tiempo de levantamiento o caída	-	-	15	ns	Oscilador EC

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Arquitectura interna.

 

Funcionamiento: 

           

            Como podemos apreciar en el diagrama esquemático, se posee una tecnología Harvard, ya que, tenemos muchas condiciones que se aplican en este tipo de arquitectura, mencionando alguna de ellas, se tiene, memorias independientes para almacenar las  instrucciones o programas y otra para el almacenamiento de datos, además estos poseen buses diferentes, tanto uno para las datos y otro para las instrucciones.

 

            Como se puede apreciar en el diagrama se tiene una conexión que va directa desde la ALU, a una de las entradas de la misma, lo cual hace este dentro del grupo de CPU de un bus, debemos considerar que aunque el registro este entre la salida de la ALU y su entrada se dice que se tiene un acceso directo entre la  salida y una de las entradas, ya que, el registro solo permite que se almacenen datos y además que aquellos que no se deseen introducir de nuevo se mantengan.

           

Podemos apreciar también en el PIC, que posee opciones de entrada de un reloj  externo, aunque este posee ya su oscilador interno, además de esto se tienen diferentes dispositivos de entrada y salida (I\O), las características de cada uno de estos elementos se especificaran mas adelante.

            Distribución de la memorias del dispositivo

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Aplicación a usar.

 

 

            Para el caso especial de nuestro estudio se desea realizar una tarjeta de adquisición de datos, con conexión por USB, donde puede existir la opción de tener puerto de acceso serie y otro elemento que se opcional que permita realizar la conversión de puerto de comunicación serial a USB. Como es de imaginar la ventaja de realizar este tipo de conexión, es la velocidad que existe en la transmisión de datos, además de que en la actualidad todos los computadores, dispositivos de medición, etc., están enfocando los puertos de comunicación hacia la transmisión USB.

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Diagrama de Bloque

 

 

 

                                                                        SISTEMA DE ADQUISICIÓN DE DATOS

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

            Principalmente el enfoque que se desea con este proyecto es lograr obtener un sistema que ya se ha realizado, que es el de adquisición de datos, pero con los mejoramientos en los puertos de comunicación, con el objeto de el mejoramiento de la eficiencia del sistema y permitir de este modo que la respuesta o variación de un sistema que se este monitoreando y/o controlando sea recibida en a momento justo en que ocurre la variación.